



Global Design Infrastructure Innovation

Model On! RANK説明

2021.07.26 Rev.5

2021.07.16 Rev.4

2021.07.15 Rev.3

2021.07.14 Rev.2

2021.07.08 Rev.1


<http://www.modech.com/>

- はじめに(RANKの説明)
- Diode
- IGBT
- RF MOSFET
- OpAmp
- Power Amp
- Driver、IPD
- DCDC Converter
- スイッチングレギュレータ
- LDO
- ロジック基本ゲート
- 複合IC

- Model On!サービスのご活用拡大に伴い、モデルの品質へのご要求も高度化し、今回代表的なデバイスのモデル搭載特性の仕様を見直すとともに、ランク付けを行いました。

| RANK | 仕様 | 説明 | リクエストカウント | 備考 |
|------|------|---|-----------|----------------|
| 1 | 標準仕様 | すべてのデバイスに搭載します | 1 | データシートに掲載がある場合 |
| 2 | 拡張仕様 | 特性の模擬, 調整, 検証に時間がかかりRANK=1の2倍以上の工数が掛かる物 | 2 | |
| 3 | 受託仕様 | Model On!リクエストのリソースでは賄いきれないため、受託と致します。 | — | |

| | | | | |
|------------------------------------|--|---------------|---|---|
| Diode | Small Signal, Rectification, Fast Recovery, Schottky, Zener, LED, Photo Diode, Bridge, SiC | IF-VF(Temp) | 1 | 1 |
| | | IR-VR(Temp) | 1 | 1 |
| | | 容量特性 | 1 | 1 |
| | | 逆回復特性 | 1 | 1 |
| | | 整流特性 (Bridge) | 1 | 1 |
| TVS (Transient Voltage Suppressor) | サージ電圧—時間特性 | 2 | 2 | |



IEC61000-4-2 印加時のクランプ波形 (イメージ)



TVS:トランジェントボルテージサプレッサー
 サージ電流吸収とクランプ電圧の特性は
 印加条件による調整, 他特性との親和性,
 収束性を検討する必要があるため
 RANK=2と定義されます。

Toshiba Electronic Devices & Storage Corporation
 「TVS ダイオード(ESD 保護ダイオード)とは」 より

| | | | |
|------|------------------|---|---|
| IGBT | DC特性 (温度特性有り) | 1 | 1 |
| | 容量特性 | 1 | 1 |
| | ゲートチャージ特性 | 1 | 1 |
| | 逆回復特性 | 1 | 1 |
| | スイッチング特性 Typ、L負荷 | 2 | 2 |




Figure E. **Dynamic test circuit**
Parasitic inductance L_{σ} ,
parasitic capacitor C_{σ} ,
relief capacitor C_r ,





Figure A. Definition of switching times


IGBT本体のモデリングパラメータの再調整、寄生成分のモデリング、測定系(テストサーキット)の考慮なども必要となるため、RANK=2と定義されます。

Infineon IKD15N60RC2 データシートより

| | | | |
|-----------|-------------------------|---|---|
| RF MOSFET | DC特性 (温度特性有り) | 1 | 1 |
| | 容量特性 | 1 | 1 |
| | 周波数特性 (指定TBが明確な場合) | 1 | 1 |
| | P1dB, P3dB (指定TBが明確な場合) | 2 | 2 |




出力電力測定回路



Toshiba 2SK3078A データシートより

MOSFET単体のモデリングの再調整、RF用途に対応した寄生成分のモデリング、測定回路(サブサーキット)の考慮やモデリングも必要となるため、RANK=2と定義されます。


| | | | |
|-------|------------|---|---|
| OpAmp | オープンループゲイン | 1 | 1 |
| | ユニティゲイン周波数 | 1 | 1 |
| | 位相余裕 | 1 | 1 |
| | 入力オフセット電圧 | 1 | 1 |
| | 入力オフセット電流 | 1 | 1 |
| | バイアス電流 | 1 | 1 |
| | 最大出力振幅電圧 | 1 | 1 |
| | スルーレート | 1 | 1 |
| | 入力換算ノイズ電圧 | 2 | 2 |
| | 入力換算ノイズ電流 | 2 | 2 |



フリッカーノイズ、熱ノイズなどを検討しながらの調整が複雑なため RANK=2と定義されます。

| | | | |
|----------|-------------|---|---|
| PowerAmp | Gain-Freq特性 | 1 | 1 |
| | 電源電流 | 1 | 1 |
| | 出力電力-負荷特性 | 1 | 1 |
| | 出力電力-消費電力 | 1 | 2 |


消費電力対出力電力特性例
($R_L=4\Omega$, $T_a=25^\circ\text{C}$)



データシートだけでは出力段のトランジスタ特性が明確ではないため、消費電力を試行錯誤で決定する必要があります。
また歪(THD)を検討する必要がありモデリングも煩雑であるため、 $\text{RANK}=2$ と定義されます。


| | | | |
|-------------|-----------------|---|---|
| Driver, IPD | 真理値表 | 1 | 1 |
| | オン抵抗 | 1 | 1 |
| | スイッチング特性 (Typ.) | 1 | 1 |
| | UVLO | 1 | 1 |
| | VH/VIL-VDD | 1 | 1 |
| | ClampVoltage | 1 | 1 |
| | 伝搬遅延 | 1 | 1 |
| | 過電流保護 | 2 | 2 |
| | 過電圧保護 | 2 | 2 |

Block diagram



infineon PROFET カタログより



Application diagram



Product table

外付けデバイスの特性に影響されることがあり
また、電流、電圧の判定の他、検出マスク時間などの
時間での制御も必要のため調整が煩雑となり、
RANK=2と定義されます。

| | | | |
|----------------------------|---------------------------|---|---|
| DCDC Converter 昇圧／降圧／反転 | 制御方式 (PWM, PFMなど) | 1 | 1 |
| | イネーブル機能 | 1 | 1 |
| | ソフトスタート | 1 | 1 |
| | ラインレギュレーション | 1 | 1 |
| | ロードレギュレーション | 1 | 1 |
| | ライントランジェント | 2 | 2 |
| | ロードトランジェント | 2 | 2 |
| | 外部クロック同期 | 1 | 1 |
| | UVLO | 1 | 1 |
| | 軽負荷電流モード | 2 | 2 |
| | Spread Spectrum (EMC対策機能) | 2 | 2 |
| | 過電流保護 | 2 | 2 |
| | 過電圧保護 | 2 | 2 |



RICHTEK資料より
[https://www.richtek.com/Design%20Support/Technical%20Document/A N038](https://www.richtek.com/Design%20Support/Technical%20Document/A%20N038)

ライン／ロードトランジェントに関しては、誤差アンプの周波数特性やスイッチングトランジスタの特性などデータシートに無い特性を試行錯誤で調整する必要があるため、


軽負荷電流モードは、各社独自の機能を搭載しておりその機能モデリングが煩雑なため、

Spread Spectrumは、ランダムジッターなどのタイミング情報がデータシートに記載されていないことが多くノイズエネルギーの分散を、FFT解析結果を見ながら調整する必要があるため、

過電流／過電圧保護については、保護モードのラッチ、自動復帰モードなどのモデリングが煩雑なため、

RANK=2と定義されます。

| | | | |
|---|--|---|---|
| フォワード/フライバック SEPIC, 疑似共振, PFC, PWM Controller, Swicher | DS基本機能 | 1 | 1 |
| | テストベンチにトランス、PhotoCoupler, Shunyreg、MOSなどある場合 | 2 | 2 |
| | | | |



テストベンチにトランスやフォトカプラ、シャントレギュレータなどが必要なスイッチングレギュレータでは、ICのモデリング以外にテストベンチ上のデバイスのモデリング、調整、設計が必要になるため、RANK=2と定義されます。

| | | | |
|-----|-------------|---|---|
| LDO | 入出力電圧特性 | 1 | 1 |
| | ドロップアウト電圧 | 1 | 1 |
| | ラインレギュレーション | 1 | 1 |
| | ロードレギュレーション | 1 | 1 |
| | ライントランジェント | 2 | 2 |
| | ロードトランジェント | 1 | 2 |
| | リップルリジェクション | 2 | 3 |
| | イネーブル機能 | 1 | 1 |
| | UVLO | 1 | 1 |
| | 電流制限 | 1 | 1 |
| | オートディスチャージ | 1 | 1 |




Figure 2.2.1 Simplified diagram of a typical LDO with a PMOS pass device





Figure 2.2.2 Load transient response waveform Figure 2.2.3 V_{DS} - I_{DS} curves of the PMOS pass

ライン／ロードトランジェントに関しては、誤差アンプの周波数特性やパストランジスタの特性などデータシートに無い特性を試行錯誤で調整する必要があるため、**RANK=2**と定義されます。

リップルリジェクションも、誤差アンプ、パストランジスタの調整が必要ですが特にパストランジスタの調整は他の特性に大きく影響を与えるため煩雑な試行錯誤が必要になるため、**RANK=3**と定義されます。

東芝アプリケーションノートより



| | | | |
|-----------|-------------------|---|---|
| ロジック基本ゲート | 真理値表 | 1 | 1 |
| | 伝搬遅延 | 1 | 1 |
| | CMOS出力、オープンドレイン出力 | 1 | 1 |
| | Schmitt trigger | 1 | 1 |
| | タイミングチャート | 1 | 1 |
| | 入力保護 | 2 | 2 |
| | 出力保護 | 2 | 2 |
| | 電源電流逆流保護 | 2 | 2 |
| | 電源電流 | 2 | 2 |



入出力保護については、DC、TRAN特性への影響が大きいため、
電源電流逆流保護については、出力特性への影響が大きいため、
電源電流については、出力段のトランジスタの
モデリング精度を上げる必要があるため、
RANK=2と定義されます。

| | | | | | |
|------------------|--------------------------|--------------|---|---|------------------|
| LDO | With reset/VoltageDetect | 入出力電圧特性 | 1 | 1 | LDO |
| | | ドロップアウト電圧 | 1 | 1 | |
| | | ラインレギュレーション | 1 | 1 | |
| | | ロードレギュレーション | 1 | 1 | |
| | | リップルリジェクション | 1 | 1 | |
| | | イネーブル機能 | 1 | 1 | |
| | | UVLO | 1 | 1 | |
| | | オートディスチャージ | 1 | 1 | |
| Voltage Detector | | 検知電圧 | 2 | 2 | Voltage Detector |
| | | 検知遅延時間 | 2 | 2 | |
| | | BlinkingTime | 2 | 2 | |
| | | タイミングチャート | 2 | 2 | |

LDO部



Watch Dog Timer部

複合ICのため、基本機能に追加された機能については RANK=2と定義されます。
 上記はLDOに電圧検知機能が付いた複合ICの例ですが、
 その他、DCDC-Converter ,Gate Driverなどの複合ICも同等です。